富士通セミコンダクターは、米国ＳｕＶｏｌｔａ, Ｉｎｃ.の低消費電力ＣＭＯＳ技術であるＰｏｗｅｒＳｈｒｉｎｋＴＭのライセンスを受けるとともに、６５ｎｍテクノロジーでの実用化に向け共同開発を開始する。
同社はこの低消費電力ＣＭＯＳ技術を用いることで、ＩＣ電源電圧の低電圧化が可能となり、ＩＣの動作速度を落とすことなく消費電力を約５０％削減。また、この技術をＡＳＳＰ、ＡＳＩＣならびに、ＣＯＴ製品に適用し、最初に適用した製品の実用化を２０１２年後半に予定している。
これまで同技術は低消費電力デバイス技術として広く使われており、微細化とともに電源電圧を低下させることで低消費電力化が行なわれてきた。しかし、９０ｎｍテクノロジー以降はトランジスタのしきい値ばらつきを低減できず、電源電圧を下げることが困難だったため、各社において回路設計上の工夫により低消費電力化を進めてきたという。
今回、ＳｕＶｏｌｔａが開発した同技術では、トランジスタのしきい値ばらつきの大きな要因である不純物分布のゆらぎの影響を低減することにより、低電源電圧化を可能にし、ＣＭＯＳデバイスそのものの低消費電力化を実現。トランジスタ特性を改善することで、電源電圧を３０％下げることができ、動作速度を落とすことなく動作時消費電力を５０％削減できるという。しかも、同技術は従来と同様なプレーナー型ＣＭＯＳ構造を用いるため、同社既存の製造インフラをそのまま利用することができ、開発するＡＳＳＰ、ＡＳＩＣならびに、ＣＯＴ製品において高い量産性が期待できるという。
同社とＳｕＶｏｌｔａは、６５ｎｍ製品の開発パートナーであり、これまでの技術開発で、２社はしきい値ばらつきの顕著な低減や回路の機能動作を確認。今後は、同社の低消費電力デバイスにおける長年の経験を生かしながら、ＳｕＶｏｌｔａの先進的な技術コンセプトを加えて緊密に相互協力していく。
