量子コンピュータ、大規模化を阻む「配線」の壁 日立が16量子ビット構造を実証

2026年08月31日 12:13

日立

量子コンピュータの大規模化に伴う「配線の壁」を表したイメージ。量子ビット数が増えるほど制御配線も増え、冷却や実装の負荷が高まる(画像はイメージ)

今回のニュースのポイント

日立製作所は8月31日、シリコン量子コンピュータの大規模化に向け、量子ビットを少ない配線で制御する「共有ゲート型アーキテクチャ」と、量子情報を持つ電子を移動させる際の状態の乱れを抑える「電子速度制御技術」を開発したと発表しました。量子コンピュータは単に量子ビット数を増やすだけでは制御配線の増大やノイズ、冷却・実装負荷といった課題が大きくなります。今回の成果は、集積化を阻む「配線」と「電子輸送」という2つの課題に対する技術的な基盤検証として位置付けられます。

本文
 次世代の計算基盤として期待されるシリコン量子コンピュータにおいて、「大規模化をいかに達成するか」が世界的な研究開発の焦点となっています。

 日立製作所は、実用化に向けたロードマップとして2027年度のクラウド公開、2028年度の100量子ビット級システム、2030年度の1000量子ビット級システムの開発を目標に掲げています。また、将来的に誤り耐性型量子コンピュータを実現するには、100万規模の量子ビット集積が必要になると説明されています。

 しかし、量子コンピュータの性能向上は「量子ビットの数を増やす」という単純な作業では完結しません。数を増やすほど制御配線が増え、冷却や装置への実装の負荷が高まるためです。大規模化を実現するには、構造そのものの見直しが求められます。

■16量子ビット構造を「共有配線」で試作・評価

 こうした「配線の壁」に対し、日立が考案したのが「共有ゲート型アーキテクチャ」です。

 従来の個別ゲート型構造では、1つの量子ビットごとに専用の配線と制御ゲートを配置するため、量子ビット数に比例して配線数が増大していました。これに対し新構造では、従来の半導体メモリで広く用いられる「クロスバー構造」を応用し、複数の量子ビットを共通の配線とゲート電極で制御する仕組みを採用しました。

 日立はベルギーの研究機関imecの協力を得て、300mmウエハープロセスを用いた4×4の16量子ビット配列構造を試作しました。評価の結果、すべての量子ドットの形成と、一部の量子ビット操作を確認したとしています。16量子ビットのシステム完成ではなく、集積構造における制御可能性の一端を実証した段階です。

■もう一つの壁「電子をどう運ぶか」

 一方、配線密度の増加やノイズの影響を抑える手法として、量子ビット(量子ドット)同士の間隔を離して配置するアプローチが存在します。しかしこの場合、計算時に必要なタイミングで量子ビット同士を相互作用させるため、量子情報を持つ電子を量子ドット間で移動させる「電子輸送(シャトリング)」技術が必要となります。

 ここで新たな課題となるのが、移動時の計算エラーです。従来の電子輸送では電子を急激に加速・減速させて移動させる考え方が一般的でしたが、この急速な速度変化が電子の量子状態を乱し、計算精度の低下を引き起こす原因になり得ます。離して配置することで配線課題を和らげる一方、移動時の状態維持という別のハードルが生じる構造にあります。

■急発進・急停止を抑える電子速度制御技術

 この「電子輸送の壁」に対して提案されたのが「電子速度制御技術」です。

 本技術では、ゲート電極にかける電圧信号を位相変調することにより、電子の移動速度を急激に変化させるのではなく、徐々に加速・減速させる制御を行います。自動車の「急発進・急停止」を避けてスムーズに走らせるように電子を運ぶ考え方です。

 実証の段階として、日立は量子物理シミュレーションを実施し、本方式によって電子輸送時に生じる量子状態の乱れを抑え、エラー低減につながる可能性を示しました。実機によるエラー低減の実証ではなく、量子物理シミュレーションでエラー低減につながる可能性を示した段階です。

■100、1000量子ビット級への基盤技術

 日立は今後、量子ビットチップの設計や実装、クラウド運用の研究開発を進め、2028年度の100量子ビット級、2030年度の1000量子ビット級システムの実現をめざすとしています。今回の16量子ビット配列構造や電子速度制御は、将来の大規模化で障壁となる配線増大と精度維持に対する要素技術の検証に位置付けられます。

 なお、本成果の一部は8月31日から韓国・仁川で開催される国際会議「SiQEW/ICOSS 2026」にて発表されます。また、研究は科学技術振興機構(JST)のムーンショット型研究開発事業の助成を受けて実施されました。

 量子コンピュータの大規模化では、量子ビット数を増やすだけでなく、配線や冷却、電子輸送など、実装上の課題への対応も重要になります。日立が掲げる100量子ビット級、1000量子ビット級という目標に向け、今回の共有ゲート構造や速度制御技術が実際のシステムへどう実装・検証されていくかが今後の注視点となります。(編集担当:エコノミックニュース編集部/Editorial Desk: Economic News Japan)